注册登录才能更好的浏览或提问。
您需要 登录 才可以下载或查看，没有账号？立即注册
×
ＰＡＬ器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便。但是，由于它采用的是双极形熔丝工艺，一旦编程以后不能修改，因而不适应研制工作中经常修改电路的需要。才用ＣＭＯＳ可擦除编程单元的ＰＡＬ器件克服了不可改写的缺点，然而ＰＡＬ器件输出电路结构的类型繁多，仍给设计和使用带来一些不便。为了克服ＰＡＬ器件存在的缺点，ＬＡＴＴＩＣＥ公司于１９８５年首先推出了另一种新型的可编程逻辑器件—通用阵列逻辑ＧＡＬ。ＧＡＬ采用点可擦除的ＣＭＯＳ（Ｅ ＣＭＯＳ）制作，可以用电压信号擦除并可重新编程。ＧＡＬ器件的输出端设置了可编程的输出逻辑宏单元ＯＬＭＣ（系Output Logic Macro Cell的缩写）。通过编程可将ＯＬＭＣ设置成不同的工作状态，这样就可以用同一种型号的ＧＡＬ器件实现ＰＡＬ器件所有的各种输出电路工作模式，从而增强了器件的通用性。
８.４.１ ＧＡＬ的电路结构
现以常见的ＧＡＬ１６Ｖ８为例，介绍ＧＡＬ器件的一般结构形式和工作原理。
图８.４.１是ＧＡＬ１６Ｖ８的电路结构图。它有一个３２*６４位的可编程与逻辑阵列，８个ＯＬＭＣ，１０个输入缓冲器，８个三态输出缓冲器和８个反馈／输入缓冲器。
与逻辑阵列的每个交叉点上设有 编程电源。这种编程单元的结构和工作原理和第７.２.３节所讲的 的存储单元相同。图８.４.２是用三个编程单元构成的与门。假定编程后Ｔ２、Ｔ４的浮置栅上没有带负电荷，而Ｔ６的浮置栅上存储了足够的负电荷，则Ｔ２、Ｔ４导通而Ｔ６截止。因此，Ａ、Ｂ和Ｐ之间是编程连接，而Ｃ和Ｐ之间没有连接，于是得到Ｐ＝Ａ＊Ｂ。
组成或逻辑阵列的８个或门分别包含于８个ＯＬＭＣ中，它们和与逻辑阵列的连接是固定的。
在ＧＡＬ１６Ｖ８中除了与逻辑阵列以外还有一些编程单元。编程单元的地址分诶和功能划分情况如图８.４.３所示。因为这并不是编程单元实际的空间布局图，所以又把图８.４.３叫做地址映射图。
第０～３１行对应与逻辑阵列的编程单元，编程后可产生０～６３共６４个乘积项。
第３２行是电子标签，供用户存放各种备查的信息。如器件的编号、电路的名称、编程日期、编程次数等。
第３３～５９行是制造厂家保留的地址空间，用户不能利用。
第６０行是结构控制字，共有８２位，用于设定８个ＯＬＭＣ的工作模式和６４个乘积项的禁止。
第６１行是一位加密单元。这一行被编程以后，就不能对与逻辑阵列作进一步的编程或读出验证，因此可以实现对电路设计结构的保密。只有在与逻辑阵列被整体擦除时，才能将加密单元同时擦除。但是电子标签的内容不受加密单元的影响，在加密单元被编程后电子标签的内容仍可读出。
第６３行是一位整体擦除位。对这一单元寻址并执行擦除命令，则所有编程单元全部被擦除，器件返回到编程前的状态。
对ＧＡＬ的编程是在开发系统的控制下完成的。在编程状态下，编程数据由第９脚串行送入ＧＡＬ器件内部的移位寄存器中。移位寄存器有６４位，装满一次就向编程单元地址中写入一行。编程是逐行进行的。
８.４.２ 输出逻辑宏单元（ＯＬＭＣ）
图８.４.４是输出逻辑宏单元的机构图。ＯＬＭＣ中包含一个或门、一个Ｄ触发器和由４个数据选择器及一些门电路组成的控制电路。
图中的ＡＣ０、ＡＣ１（n）、ＸＯＲ（n）都是结构控制字中的一位数据，通过对结构控制字编程，便可设定ＯＬＭＣ的工作模式。ＧＡＬ１６Ｖ８结构控制字的组成如图８.４.５所示，其中的（n）表示ＯＬＭＣ的编号，这个编号与每个ＯＬＭＣ连接的引脚号码一致。
图８.４.４中的或门有８个输入端，它们来自与逻辑阵列的输出，在或门的输出端能产生不超过８项的与－或逻辑函数。
异或门用于控制输出函数的特性。当ＸＯＲ（n）＝０时，异或门的输出和或门的输出同相；当ＸＯＲ（n）＝１时，异或门的输出和或门的输出相位相反。
输出电路结构的形式受４个数据选择器控制。输出数据选择器ＯＭＵＸ是２选１数据选择器，它根据ＡＣ０和ＡＣ１（n）的状态决定ＯＬＭＣ是工作在组合书出模式还是寄存器模式。当Ｇ２的输出为为０时，异或门输出的与－或逻辑函数直接经ＯＭＵＸ送到输出端的三态缓冲器。而Ｇ２的输出为１时，触发器的状态经ＯＭＵＸ送到输出三态缓冲器。因此，Ｇ２输出为０时是组合逻辑输出，Ｇ２输出为１时是寄存器输出。
乘积项数据选择器ＰＴＭＵＸ也是２选１数据选择器，它根据ＡＣ０、ＡＣ１（n）的状态决定来自与逻辑阵列的第一乘积项是否作为或门的一个输入。当Ｇ１输出为１时，第一乘积项经过ＰＴＭＵＸ加到或门的输入；而Ｇ１输出为０时，第一乘积项不作为或门的一个输入。
三态数据选择器ＴＳＭＵＸ是４选１数据选择器，用来控制输出端三态缓冲器的工作状态。它根据ＡＣ０、ＡＣ１（n）的状态从ＶＣＣ、地、ＯＥ和来自与逻辑阵列的一个乘积项当中选择一个作为输出三态缓冲器的控制信号，如表８.４.１所示。
反馈数据选择器ＦＭＵＸ是８选１数据选择器，但输入信号只有４个。它的作用是根据ＡＣ０、ＡＣ１（n）和ＡＣ１（m）的状态从触发器的 端、Ｉ／Ｏ端、邻级输出和地电平中选择一个作为反馈信号接回到与逻辑阵列的输入，如表８.４.２所示。这里的（m）是相邻ＯＬＭＣ的编号。由图８.４.１ＧＡＬ１６Ｖ８的电路结构图可见，对ＯＬＭＣ（１６）、ＯＬＭＣ（１７）、ＯＬＭＣ（１８）、ＯＬＭＣ（１９）。而对ＯＬＭＣ（１３）、ＯＬＭＣ（１４）、ＯＬＭＣ（１５）而言，相邻的ＯＬＭＣ分别为ＯＬＭＣ（１２）、ＯＬＭＣ（１３）、ＯＬＭＣ（１４）。ＯＬＭＣ（１２）和ＯＬＭＣ（１９）的邻级输入分别由１１号引脚和１号引脚的输入代替，同时这两个单元的ＡＣ０和ＡＣ１（m）又被 和ＳＹＮ所取代。ＳＹＮ是结构控制字中的一位。
ＯＬＭＣ的工作模式有标８.４.３中列出的５种，它们由结构控制字中的ＳＹＮ、ＡＣ０、ＡＣ１（n）、ＸＯＲ（n）的状态指定。
当ＳＹＮ＝１、ＡＣ０＝０、ＡＣ１（n）＝１时，ＯＬＭＣ（n）工作在专用输入模式，简化电路结构如图８.４.６（a）所示。因为这时输出端的三态输入信号作为相邻ＯＬＭＣ的“来自邻级输出（m）”信号经过邻级的ＦＭＵＸ接到与逻辑阵列的输入上。
当ＳＹＮ＝１，ＡＣ０＝０、ＡＣ１（n）＝０时，ＯＬＭＣ工作在专用组合输出模式，简化的电路结构如图８.４.６（b）所示。这时输出三态缓冲器处于选通（工作）状态，异或门的输出经ＯＭＵＸ送到三态缓冲器。因为输出缓冲器是一个反相器，所以ＸＯＲ（n）＝０输出的组合逻辑函数为低电平有效，而ＸＯＲ（n）＝１时为高电平有效。由于相邻ＯＬＭＣ的ＡＣ１（m）也是０，故反馈选择器的输出为地电平，即没有反馈信号。
当ＳＹＮ＝１、ＡＣ０、ＡＣ１（n）＝１时，ＯＬＭＣ工作在反馈组合输出模式，简化的电路结构如图８.４.６（c）所示。它与专用组合输出模式的区别在于三态缓冲器是由第一乘积项选通的，而且输出信号经过ＦＭＵＸ又反馈到与逻辑阵列的输入线上。
当ＳＹＮ＝０、ＡＣ０＝１、ＡＣ１（n）＝１时，ＯＬＭＣ（n）工作在时序电路中的组合输出模式。这时ＧＡＬ１６Ｖ８构成一个时序逻辑电路，这个ＯＬＭＣ（n）是时序电路中的组合逻辑部分的输出，而其余的７个ＯＬＭＣ中至少会有一个是寄存器输出模式。由图８.４.６（d）可见，在这种工作模式下，异或门的输出不经过出触发器而直接送往输出端。输出三态缓冲器由第一乘积项选通。输出信号经ＦＭＵＸ反馈到与逻辑阵列上。
因为这时整个ＧＡＬ１６Ｖ８是一个时序逻辑电路，故１脚作为时钟信号ＣＬＫ的输入端使用，１１脚作为输出三态缓冲器的选通信号 的输入端使用。这两个信号供给工作在寄存器输出模式下的那些ＯＬＭＣ使用。
当ＳＹＮ＝０、ＡＣ０＝１、ＡＣ１（n）＝０时，ＯＬＭＣ（n）工作在寄存器输出模式，简化的电路结构如图８.４.６（e）所示。这时异或门的输出作为Ｄ触发器的输入，触发器的Ｑ端经三态缓冲器送至输出端。三态缓冲器由外加的ＯＥ信号控制。反馈信号来自端。时钟信号由１脚输入，１１脚接三态控制信号。
综上所述，只要给ＧＡＬ器件写入不同的结构控制字，就可以得到不同类型的输出电路结构。这些电路结构完全可以取代ＰＡＬ器件的各种输出电路结构。 | 
